第一章 数字电路的引入

数字电路的本质特征

通过「封装」导线上的电压、电流物理量的复杂、连续变化为「低电平」和「高电平」两种简单、离散的变量，数字电路的概念产生。

信号：高电平，低电平

运算：逻辑门

数电的逻辑门无非六种：与、或、非、与非、或非、缓冲门。

逻辑门的内部

在超大规模集成电路的设计中，所有逻辑门都由 NMOS 和 PMOS 两类晶体管组合而成。NMOS 和 PMOS 合称 CMOS。

至于各个逻辑门的内部结构，详见农哥 ppt 。

补充 PPT 的一点，Buffer Gate 内部掌管电源导通的晶体管是互补的：

• 输入高电平，PMOS 管导通，高效传输高电平，但是它无法降低到地电位。
• 输入低电平，NMOS 管导通，高效传输低电平，但是它无法接近电源电压。

数字电路 v.s. 模拟电路

二者互补存在。

• 模拟电路容易受到干扰，但是能够更加真实地体现「真实」的数据。
• 数字电路必然无法完全体现「真实」，但是它抗干扰能力强、方便进行计算处理。

下面这个波形的对比也许能够让你从底层更加感受到这种区别：

数字波形 v.s. 真实波形

//TODO 也许在实验室用示波器会有感觉，我现在还不知道填什么比较好。

逻辑设计

数字逻辑电路的设计有以下三个层次：

1. 晶体管级别
2. 逻辑门级别
3. 行为描述级别（HDL）

如何类比呢？越接近底层，可复用的部分越多（成本越低），效率越高（通常电路的效率和电路规模相关，每个晶体管导通都需要 10ps+ 时间），但是也越难设计。

NOTE

晶体管可以看作汇编语言！逻辑门可以看作是 C 语言，HDL 可以看作是 Java 语言！ 这就是我们的户晨风归纳法啊

IC 规格

//TODO 感觉忘记了很多，以后用到再来补充。

---

第一周状态自评：感觉部分基础知识之前自己玩 STM32, 高中看同学玩 FPGA，以及上学期的三合一电子技术课程学习到了一些，所以还是相对而言感到轻松。我应该珍惜现在的宽裕时间，为后面做准备。

很闲的我把 Typst 数电实验报告模板搓了出来，不准备折腾 typst 画电路图了，准备直接用 protues 画然后导入。